De Ce Contează Greșelile de Design?
În 15 ani de producție PCB, am văzut mii de designuri. Surprinzător, aceleași 10 greșeli apar în 80% din cazurile problematice. Înțelegerea lor te poate salva de:
- Întârzieri de 2-4 săptămâni pentru reproiectare
- Costuri de refabricare (100-500% din comanda inițială)
- Eșecuri în teren la clienți
- Reputație afectată
> Expert Insight - Hommer Zhao, CTO WellPCB:
> "Cele mai costisitoare greșeli nu sunt cele tehnice complicate, ci cele simple pe care inginerii experimentați le consideră 'de la sine înțelese'. Un acid trap de 0.2mm poate costa mai mult decât reproiectarea completă a board-ului."
Greșeala #1: Spațieri și Clearance-uri Insuficiente
Problema
Designerii optimizează pentru densitate maximă, ignorând limitele de fabricație:
- Trace-uri la 0.1mm distanță când fabrica poate doar 0.15mm
- Via-uri prea aproape de pad-uri
- Clearance insuficient la marginea board-ului
Consecințe
| Tip clearance insuficient | Consecință |
|---|---|
| Trace-to-trace | Scurtcircuit, crosstalk |
| Via-to-pad | Lipire compromisă |
| Edge clearance | Board deteriorat la rutare |
| Mask-to-copper | Soldermask ridée |
Soluția
Regula 6-6-6 pentru prototipuri:
- Minimum 6 mil (0.15mm) trace width
- Minimum 6 mil spacing
- Minimum 6 mil annular ring
Pentru producție volume:
- Adaugă 20% la minimul fabricii
- Discută cu furnizorul ÎNAINTE de design final
- Folosește DRC (Design Rule Check) actualizat
Solicită verificare DFM gratuită pentru designul tău.
Greșeala #2: Pad-uri și Via-uri Subdimensionate
Problema
Pad-urile și via-urile sunt calculate la limită, fără toleranțe pentru:
- Variații de găurire (±0.05mm)
- Misregistration între straturi
- Variații de placare
Dimensiuni Minime Recomandate
| Element | Minimum Absolut | Recomandat |
|---|---|---|
| Via drill | 0.2mm | 0.3mm |
| Via pad | Drill + 0.3mm | Drill + 0.5mm |
| PTH pad | Drill + 0.5mm | Drill + 0.7mm |
| Annular ring | 0.125mm | 0.2mm |
| SMD pad to hole | 0.25mm | 0.4mm |
Soluția
1. Măsoară pentru cel mai rău caz: Drill +0.1mm, pad -0.05mm
2. Via tenting: Acoperă via-urile cu soldermask unde nu e nevoie de acces
3. Verifică IPC-2221: Standardele definesc minimuri pentru fiecare clasă
Greșeala #3: Thermal Relief Absent sau Incorect
Problema
Pad-urile conectate direct la planuri de cupru sunt imposibil de lipit manual și dificil chiar pentru reflow:
- Căldura se disipează prea rapid
- Lipirea rece sau incompletă
- Componente deplasate în timpul răcirii
Unde Este Critic?
- Ground pads: Aproape întotdeauna conectate la plan GND
- Power pads: Conectate la planuri de alimentare
- Thermal pads: Componente cu expunere termică (QFN, PowerPAD)
Soluția
| Tip conexiune | Recomandare |
|---|---|
| Plan GND/VCC | Thermal relief 4 spokes, 0.3mm width |
| Thermal pad | Direct connection SAU via array |
| Pin de curent mare | Direct connection cu pre-heat |
Excepții:
- High-current paths (>2A) necesită conexiune directă
- RF/Microwave: Conexiuni directe pentru impedanță
Greșeala #4: Acid Traps
Problema
Unghiurile ascuțite (sub 90°) în trace-uri creează zone unde reziduurile de gravare rămân blocate:
- Coroziune progresivă
- Scurtcircuite intermitente
- Eșecuri în timp
Exemple Comune
- Trace care iese din pin la 45° și face colț ascuțit
- Junction în Y sau T cu unghiuri acute
- Trace care ocolește obstacol cu întoarcere bruscă
Soluția
1. Unghi minim 90°, preferabil 135° (ieșire la 45°)
2. Teardrops: Adaugă tranziții graduale la joncțiuni
3. Rutare curbilinii: Software modern suportă curbe
4. DRC acid trap check: Activează în tool-ul de design
Greșeala #5: Stacked Vias fără Suport
Problema
Via-urile plasate direct una peste alta (stacked) necesită proces special:
- Cost suplimentar semnificativ (+30-50%)
- Nu toate fabricile pot face
- Fiabilitate redusă dacă nu e procesat corect
Când Apare?
- Design HDI fără experiență
- Copiere din reference designs fără înțelegere
- Încercarea de a economisi spațiu
Soluția
| Situație | Abordare |
|---|---|
| Design standard | Staggered vias (offset 0.5mm+) |
| HDI necesar | Confirmă capabilitatea fabricii |
| BGA escape | Folosește microvias + buried vias |
| Cost critic | Redesign cu vias staggered |
Întreabă furnizorul:
- "Suportați stacked vias?"
- "Ce e costul adițional?"
- "Ce reguli de design trebuie respectate?"
Greșeala #6: Silkscreen pe Pad-uri
Problema
Cerneala de silkscreen pe pad-uri afectează lipirea:
- Aderență redusă a lipiturii
- Aspect vizual compromis
- Posibile scurtcircuite la componente fine-pitch
Unde Se Întâmplă Frecvent?
- Referințe de componente prea aproape de pads
- Logo-uri și marcaje care se suprapun
- Outline-uri de componente trase manual
Soluția
1. Clearance silkscreen-to-pad: Minimum 0.15mm
2. Verificare automată: DRC silkscreen overlap check
3. Reducere font: 0.8mm height e lizibil și încape
4. Prioritizare: Referințe critice > logo > decorative
Greșeala #7: Ignorarea Regulilor de Impedanță
Problema
Circuitele de mare viteză (USB, Ethernet, PCIe) necesită impedanță controlată:
- Trace width și spacing specifice
- Stack-up compatibil
- Terminații corecte
Consecințe
| Aplicație | Impedanță țintă | Consecință dacă e greșită |
|---|---|---|
| USB 2.0 | 90Ω diff | Eșec conformitate, erori |
| USB 3.0 | 85Ω diff | Link instabil |
| Ethernet | 100Ω diff | Packet loss |
| DDR4 | 40-60Ω SE | Memory errors |
Soluția
1. Definește stack-up înainte de rutare
2. Folosește calculator impedanță (Saturn PCB, fabricant)
3. Solicită raport de impedanță la fabricare
4. Menține lungimi egale pentru perechi diferențiale
Consultanță stack-up gratuită - te ajutăm să definești corect.
Greșeala #8: Gerber Files Incomplete sau Incorecte
Problema
Pachetul de fabricație trimis e incomplet sau conține erori:
- Lipsesc straturi
- Drill file greșit
- Outline ambiguu
- Versiuni amestecate
Checklist Gerber Complet
| Fișier | Obligatoriu | Note |
|---|---|---|
| Top Copper | ✅ | .gtl sau F_Cu |
| Bottom Copper | ✅ | .gbl sau B_Cu |
| Inner layers | Dacă există | L2, L3, etc. |
| Top Soldermask | ✅ | .gts |
| Bottom Soldermask | ✅ | .gbs |
| Top Silkscreen | ✅ | .gto |
| Bottom Silkscreen | Opțional | .gbo |
| Board Outline | ✅ | .gko sau Edge_Cuts |
| Drill files | ✅ | .drl sau .xln |
| NC Drill | ✅ | Excellon format |
Soluția
1. Folosește preset-uri: Fiecare fabricant are un recommended output
2. Include README: Notează orice e non-standard
3. Self-review: Deschide Gerbers în viewer înainte de trimitere
4. Hash check: Confirmă că fișierele nu s-au corupt
Greșeala #9: Design Fără Testare în Minte
Problema
Board-ul e funcțional dar imposibil de testat în producție:
- Lipsesc test points
- Punctele de test inaccesibile
- Nici o prevedere pentru ICT sau flying probe
Consecințe
- Test manual = scump și lent
- Defecte ajung la client
- RMA-uri și costuri de garanție
Soluția
| Metodă test | Cerințe design |
|---|---|
| Flying Probe | Test points 1mm minimum, grid necesar |
| ICT (bed of nails) | Test points pe grid fix, 2.54mm |
| Boundary Scan | Suport JTAG în componente |
| Functional | Conectori de test, LED-uri status |
Best practices:
- Minimum 1 test point per net critic
- Amplasează test points pe același side (top preferred)
- Document test point map
Greșeala #10: Neglijarea Considerațiilor Termice
Problema
Designul ignoră disiparea căldurii:
- Via-uri termice insuficiente sub componente
- Lipsă copper pour pe straturi interne
- Componente sensibile lângă surse de căldură
Componente Critice
- Regulatoare liniare: Disipă diferența de tensiune ca căldură
- MOSFETs de putere: Necesită path termic la board
- LED-uri high-power: Durată de viață dependentă de temperatură
- Procesoare/FPGA: Thermal throttling dacă supraîncălzite
Soluția
| Componentă | Tehnica | Via count |
|---|---|---|
| LDO <1A | Copper pour | 4-6 thermal vias |
| LDO >1A | Heatsink pad | 9-16 vias array |
| MOSFET | Exposed pad | 6-12 vias |
| QFN thermal | Via array 0.3mm drill | 16-25 vias |
Simulare termică: Pentru designuri critice, folosește software de analiză termică înainte de fabricare.
Bonus: Greșeli de Comunicare
Nu Doar Tehnice
Multe probleme apar din comunicare deficitară:
- "Cred că e OK" - Presupuneri fără verificare
- "Așa am făcut mereu" - Ignorarea noilor standarde
- "E doar prototip" - Protopul devine producție
- "Nu scria în datasheet" - Informație incompletă interpretată greșit
Soluția
1. Întreabă furnizorul: "Care sunt DFM rules actuale?"
2. Solicită DFM check: Înainte de plasarea comenzii
3. Documentează deciziile: De ce ai ales dimensiunea X
4. Review cu coleg: O a doua pereche de ochi prinde erori
Cum Te Poate Ajuta WellPCB
Oferim verificare DFM gratuită pentru fiecare comandă. Echipa noastră identifică:
- ✅ Toate cele 10 greșeli comune
- ✅ Probleme specifice tehnologiei tale
- ✅ Oportunități de optimizare cost
- ✅ Sugestii concrete de remediere
Procesul nostru:
1. Primești Gerber files
2. Analizăm în 24 ore
3. Raport cu findings și recomandări
4. Discuție tehnică dacă e necesar
5. Confirmăm când e ready pentru producție
Nu lăsa greșelile simple să îți întârzie proiectul.
---
Surse și Referințe
1. IPC-2221B - Generic Standard on Printed Board Design
2. IPC-A-600 - Acceptability of Printed Boards
3. Experiența WellPCB cu peste 10,000 designuri analizate
4. Feedback de la ingineri hardware din România și Europa